岗位详情
岗位描述
- 1. 负责存储器芯片 Block Level/Fullchip Level的前后仿真验证 2. 根据spec文档，搭建基于UVM的验证环境，编写验证计划和激励，完成功能验证 3. 编写相应功能点的covergroup，收集功能覆盖率并进行分析，能达到覆盖率目标 4. 负责日常回归验证过程中的bug定位 5. 负责开发用于仿真的高性能Array模型 6. 负责开发和维护提供给外部客户的Verilog model IP
学历要求
- 硕士及以上学历
专业要求
- 微电子/半导体设计/电路设计/固件设计/电子信息/电子工程等集成电路相关专业
其他要求
- 1. 具备数字电路知识，了解半导体物理，半导体器件知识 2. 熟悉verilog,SystemVerilog等语言, 熟悉UVM验证方法学 3. 熟悉数字电路设计/验证相关的EDA工具 4. 具备良好的团队合作和沟通能力，工作严谨，责任心强 5. 熟悉shell, python, perl 等其中一门脚本语言者优先 6. 有存储器或者存储控制器设计/验证经验者优先